東海大学蔵書検索
ログイン
  • 目録検索 目録検索 ▼
  • 利用者サービス 利用者サービス ▼
    • 利用状況の確認
    • ブックマーク
    • お気に入り検索
    • レビュー履歴
    • タグ履歴
    • ILL複写依頼
    • ILL貸借依頼
    • 新規購入依頼

東海大学蔵書検索

変動するメモリレイテンシに対応するプロセッサ構成と評価

三竹, 大輔; 清水, 尚彦, 1999.10.30. -- (東海大学紀要. 工学部. Vol.39 No.1(1999)). w. <TC20003568>
登録タグ：
登録されているタグはありません
便利機能：
レビューを見る 詳細情報を見る
書誌URL：

変動するメモリレイテンシに対応するプロセッサ構成と評価

三竹, 大輔; 清水, 尚彦, 1999.10.30. -- (東海大学紀要. 工学部. Vol.39 No.1(1999)). w. <TC20003568>
登録タグ：
登録されているタグはありません
便利機能：
レビューを見る 詳細情報を見る
書誌URL：

ページリンク
kj00000121178.pdf

書誌詳細

タイトル 変動するメモリレイテンシに対応するプロセッサ構成と評価
タイトル(その他) Processor Architecture and Evaluation which Correspond to Deviation of Memory Latency
作成者 三竹, 大輔
ミタケ, ダイスケ
Mitake, Daisuke
作成者 清水, 尚彦
シミズ, ナオヒコ
Shimizu, Naohiko
公開者 東海大学工学部
公開者 School of Engineering, Tokai University
公開者 東海大学出版会
掲載巻号 東海大学紀要. 工学部. Vol.39 No.1(1999) <TB20000297>
ISSN 24343633
雑誌名 東海大学紀要. 工学部
巻次等 39
号 1
開始終了ページ 43-48
発行日 1999.10.30
主題 Latency tolerant
主題 Out of order execution
主題 Software prefetch
主題 Decoupled architecture
資料種別(NIIタイプ) 紀要論文
フォーマット PDFファイル
このページのTOPへ
このページのTOPへ

  • 関連情報

    関連資料

    他の検索サイトで探す

    この書誌のQRコード